PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-223848

(43) Date of publication of application: 26.08.1997

(51)Int.CI.

H01S 3/18

H01L 27/00 H01L 31/12

(21) Application number: **08-029725**

(71)Applicant: NIPPON TELEGR & TELEPH CORP

<NTT>

(22)Date of filing:

16.02.1996

(72)Inventor: MATSUO SHINJI

NAKAHARA TATSUSHI


KUROKAWA TAKASHI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To obtain a three-dimensional semiconductor integrated circuit, having high-speed operability and high functionality, by electrically connecting a semiconductor element, integrated on a semiconductor board, and one or more semiconductor elements, placed on an insulating layer, through windows formed in the insulating layer.

SOLUTION: Windows are formed in an insulating layer 300, and a lightreceiving element 100A and a plane luminous element 100B are connected with metal traces 200A on an integrated circuit board 200 through the windows using traces 400. At this time, using the insulating layer 300 as an adhesive layer facilitates the threedimensional arrangement of semiconductor elements. Since the adhesive layer is non-conductive, it is possible to easily form traces on the adhesive layer, and thus to provide the elements placed in the integrated circuit with required traces. This obtains an optical array switch with a high extinction ratio and a simple optical system, having high-speed responsivity.



LEGAL STATUS

[Date of request for examination] 22.12.1998

[Date of sending the examiner's decision of rejection] 13.04.2001

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3236774
[Date of registration] 28.09.2001
[Number of appeal against examiner's decision of 2001-07939

rejection]

[Date of requesting appeal against examiner's decision of 14.05.2001

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許 (JP) (12) 公 開 特 許 公 報 (A)

(11)特許出願公開發号

特開平9-223848

(43)公開日 平成9年(1997)8月26日


(51) Int.CL ⁶	織別紀号 庁内整理番	号 PI	技術表示管所
H015 3/18		H018 3	3/18
HO 1 L 27/00	301	H01L 27	7/00 3 0 1 A
31/12		31	I/12 J
		審査請求	未請求 菌求項の数8 OL (全 10 頁)
(21)出顯番号	特願平3-29725	(71)出廢人	000004226
			日本電信電話株式会社
(22)出験日	平成8年(1996)2月16日		東京都新宿区西新宿三丁目19番2号
		(72) 発明者	松尾 慎治
			東京都新宿区西新宿三丁目19番2号 日本
			母信電話株式会社内
		(72) 発明者	中原 違志
			東京都新宿区西新宿三丁目19番2号 日本
			電信電影株式会社内
		(72) 発明者	黒川 隆志
			京京都新宿区西新宿三丁目19番2号 日本
			電信電話株式会社内
		(74)代理人	作理士 谷 義一 (外1名)

(54) 【発明の名称】 **半導体集積回路**

(57)【要約】

【課題】 3次元半導体集積回路を実現する。

半導体集積回路は、半導体素子が一方の 【解決手段】 主面上に集論化された半導体基板と、この基板上に配置 された絶縁層と、絶縁層上に配置された一つ以上の半導 体素子と、絶縁層に形成された窓を通り、半導体基板上 に集積化された半導体素子と絶縁層上に配置された一つ 以上の半導体素子とを電気的に接続する配線を育する。



特関平9-223848

1

【特許請求の簡囲】

【請求項1】 半導体素子が一方の主面上に集積化され た半導体基板と、該基板上に配置された絶縁層と、該絶 縁層上に配置された一つ以上の半導体素子と、前記絶縁 層に形成された窓を通り、前記半導体基板上に集積化さ れた半導体素子と前記絶縁層上に配置された一つ以上の 半導体素子とを電気的に接続する配線を有することを特 欲とする半導体集補回路。

【請求項2】 前記絶縁層が、加熱処理により硬化した 有機材料であることを特徴とする請求項1に記載の半導 10 体集積回路。

【語求項3】 前記絶縁層中に、前記半導体基板に接し 前記絶縁層に等しい厚さを持つ金属層を有することを特 徴とする請求項1または2に記載の半導体集論回路。

【請求項4】 前記半導体墓板上に集積化された半導体 素子が電気素子であり、前記一つ以上の半導体素子が、 受光素子と垂直共振器型面発光レーザとからなり、前記 受光素子で発生した信号電流を前記電気素子で処理して 発生した電流を前記垂直共振器型面発光レーザに供給で きるよう前記配線が配置されていることを特徴とする請 20 求項1から3のいずれかに記載の半導体集補回路。

【請求項5】 前記半導体基板上に集積化された半導体 素子が電気素子であり、前記一つ以上の半導体素子が、 受光素子、垂直共振器型面発光レーザおよび他の電気素 子からなり、前記受光素子で発生した信号電流を前記他 の電気素子および前記電気素子で処理して発生した電流 を前記垂直共振器型面発光レーザに供給できるよう前記 配線が配置されていることを特徴とする請求項1から3 のいずれかに記載の半導体集績回路。

タであることを特徴とする請求項5に記載の半導体集請 回路。

【請求項7】 前記受光素子と前記垂直共振器型面発光 レーザおよび前記電気素子からなる光スイッチが前記一 方の主面上に、周期的に複数個配置されていることを特 徴とする請求項4に記載の半導体集積回路。

【請求項8】 前記受光素子、前記垂直共緩器型面発光 レーザ、前記他の電気素子および前記電気素子からなる 光スイッチが前記一方の主面上に、周期的に複数個配置 されていることを特徴とする請求項5または6に記載の 40 半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体集補回路に関 し、特に半導体素子が3次元的に集積された半導体集績 回路に関するものである。

[0002]

【従来の技術】半導体素子の3次元集積化は半導体集績

光スイッチアレイは光信号処理や光情報処理のキーデバ イスとしてその開発が非常に望まれている。従来との種 の素子としては、例えば文献「IEEE PHOTONICS TECHNOL OCY LETTERS 7 巻、360 質(1995)」に見られるよう に、シリコン集積回路基板上に多重量子弁戸型pinダ イオードを半田バンプにより実装し、多重置子井戸型ゥ ・n ダイオードを受光素子あるいは光変調器として用い て光の入出力を行い、論理機能をシリコン集績回路に行 わせる「ハイブリッド・シード (HESHEED)」と呼ばれ る素子が提案されている。この素子では、入力用多重置 子井戸型pinダイオードに入射した入力光信号を電気 信号に変換して、シリコン集補回路基板に伝達し電気的 に処理した後に、出力用多重置子弁戸型pinダイオー 下にかかる弯圧を制御する。このとき、出力用多重置子 **并戸型pinダイオードでは電圧変化に応じた量子閉じ** 込めシュタルク効果により、一定強度でバイアスされた 光の反射強度を副御することができる。その構成を図1 2に、特性を図13に示す。

【0003】図12(a)に示すよろに、エピタキシャ ル墓板10には、p-GaAs基板11上に、p-A! GaAs層12、!-MQW層13および(n*-Ga As層およびn*ーGaAs層)14を順次循層し、B e イオン注入層15および反射層としてのTi/Au膜 16を形成した光変顕部が構成される。 p 側および n 側 の電極は同一平面上にあり、Beイオン注入層15ねよ びTi/Au購16上に半田17が形成されている。一 方、表面にCMOSが形成されているシリコン集積回路 基版20の表面には濡れ性を改善するためのA1:T! /Pt/Au驥21が形成され、その上に半田17が設 【語求項6】 前記他の電気素子が電界効果トランジス 30 けられている。この二つの基板を図12(b)に示すよ ろに、半田バンブにより接合して光変調器はシリコン集 荷回路基板に実装される。接合後、接合部の周囲はエボ キシ樹脂18によって充填され、次いで、GaAs基板 が除去される。エボキシ樹脂はその後除去することがで きる。最後に、図12 (c) に示すように、反射防止コ ーティング19を施して、シリコンCMOSと集積化さ れた光変調器が得られる。この従来例は、2入方2出力 スイッチ機能を持っている。

> 【①①04】図13はこのようにして作成されたハイブ リッド・シード素子におけるゲートーソース間電圧と反 射率の関係を示す。CMOSのゲートーソース間電圧の 制御によってスイッチング動作が可能である。

[0005]

【発明が解決しようとする課題】ところが、前述した光 スイッチアレイには、以下のような問題点があった。 【0006】第1に、光変調部として多重置子井戸型 p 1.1 ダイオードを用いているために消光比が低く、かつ。 損失が大きい。

特関平9-223848

【①①08】第3に、光変調部の動作電圧が10V程度 と大きなために、応答速度が遅い。

【()()()()() 第4に、置子閉じ込めシュタルク効果を用 いた変調器は動作波長が数ヵヵに制限され、さらにシリ コン集補回路からの発熱により変調器の動作波長が変動 するため、バイアス光の光源への波長の制限が厳しく、 さらに、素子を一定温度に制御する必要がある。

【0010】一方、前述した従来素子のような半田バン プによる電子素子と光素子の3次元構造の構成方法には 以下のような問題がある。

【①①11】すなわち、例えば受光器と面発光レーザの ような異なる層構造を有する光素子を同時にシリコン集 補回路上に配置しようとすると、それぞれの光素子が異 なる構造を有するため、それらを同一基板上に形成する ことは困難になり、従って、それぞれの素子を別値に半 田バンプによってシリコン集績回路に配置する必要があ る。この様な個別搭載には次のような困難が伴う。

【0012】第1に半田バンプを複数回行わなければな らないので工程が複雑化する。

【①①13】第2に、光スイッチアレイでは各光素子の 20 相対位置は、予め決められている入出射光の位置関係に 一致しなければならないが、半田バンプを個々の光素子。 毎に行うことにより個々の光素子間の相対位置を正確に 定めることは困難である。従って、各光素子の位置関係 を入出射光の位置関係に一致させることは困難である。 【0014】本発明の目的は、従来の光スイッチアレイ

にあった上記問題点を解決すること、および半田パンプ による3次元韓造の問題点を解決した3次元半導体集績 回路を実現すること、消光比が大きく、光学系が簡単。 で、高速な応答速度を有し、動作マージンの大きい光スー イッチアレイを実現することにある。

[0015]

【課題を解決するための手段】本発明による半導体集補 回路は、半導体素子が一方の主面上に集積化された半導 体基版と、該基版上に配置された絶縁層と、該絶縁層上 に配置された一つ以上の半導体素子と、前記絶縁層に形 成された窓を通り、前記半導体基板上に集積化された半 導体素子と前記絶縁層上に配置された一つ以上の半導体 素子とを電気的に接続する配線を有することを特徴とす る。

【0016】ここで、前記絶縁層が、加熱処理により硬 化した有機材料であることが好ましく、前記絶縁層中 に、前記半導体基板に接し前記絶縁層に等しい厚さを持 つ金属圏を有することが好ましい。

【りり17】とこで、前記半導体基板上に集積化された 半導体素子が電気素子であり、前記一つ以上の半導体素 子が、受光素子と垂直共振器型面発光レーザとからな り、前記受光素子で発生した信号電流を前記電気素子で

6,4,2

【①①18】さらに、前記半導体基板上に集補化された 半導体素子が電気素子であり、前記一つ以上の半導体素 子が、受光素子、垂直共振器型面発光レーザねよび他の 電気素子からなり、前記受光素子で発生した信号電流を 前記他の電気素子および前記電気素子で処理して発生し た電流を前記垂直共振器型面発光レーザに供給できるよ う前記配線が配置されている前記絶縁層中に、前記半導 体基板に接し前記絶縁層に等しい厚さを持つ金属層を有 10 すると良い。とこで、 前記電気素子が電界効果トラン ジスタであることが好ましい。

【0019】前記受光素子と前記垂直共振器型面発光レ ーザおよび前記電気素子からなる光スイッチが前記一方 の主面上に、周期的に複数個配置されていることが好ま しく、または、前記受光素子、前記垂直共振器型面発光 レーザ、前記他の電気素子および前記電気素子からなる 光スイッチが前記一方の主面上に、周期的に複数個配置 されていることが好ましい。

[0020]

【発明の実施の形態】図1に、本発明による素子の一実 施形態を示す。MOSFET、トランジスタ、ダイオー 下等の半導体素子が一主面上に集補化された集積回路基 板200上に、絶縁層300を介して光入出力墓板10 ①が一体化されている。との光入出力量板100には彼 数の受光素子100Aと垂直共振器型面発光レーザ(以 下、面発光レーザと記す) 100 Bが配置されている。 絶縁層300には窓が設けられ、受光素子100Aおよ び面発光素子100Bはこの窓を通して配線400によ り集積回路基板200の金属配線200Aと接続されて 30 いる。1000および1000はそれぞれ受光素子10 ()Aおよび面発光素子1()()Bの配線である。との素子 は、受光素子100Aが入力した光を電気信号に変換 し、その電気信号を集積回路基板200に集積されてい る半導体素子で増幅、スイッチング等の処理を行い、処 選結果を電流出力として面発光レーザ100Bに伝達 し、その動作を副御するすることができる。

【0021】図2にこの素子の動作特性を示す。図2の 例では、入力信号を同期、増幅および波形整形した結果 を示している。本発明の素子の場合、集積回路基板の処 40 理機能により様々な処理が可能となり、この例のほかに 2×2のスイッチングや種々の演算処理、画像処理など が挙げられる。

【10022】本発明による光スイッチアレイでは、光変 調部として垂直共振器型面発光レーザを用いているた め、バイアス光が必要なく、高コントラストが得られる ため、光学系が簡単になる。また、動作電圧も3 V程度 で充分なので、高速動作が実現できる。加えて、本発明 の素子を多段に構成し、前段からの出力光を入力光とす

(4)

ぎに対して非常に敏感であり、制御が難しいが、受光部としてpinダイオード、MSMフォトダイオード等を用いれば、100nm以上の広範囲な液長でほぼ均一な光感度を得られるため、前段の面発光レーザの発振波長に制限がなくなり、多段化に有利であるという特徴も待つ。

5

【0023】以上のような光スイッチアレイを製造しようとすると、垂直共振器型面発光レーザと受光器の層標造が異なるため、一枚の基板上に同時に形成することができないので、上述したように半田バンプ技術が使用で 10 きない。この問題を解決するために、本発明は、半導体素子が一方の主面上に集積化された半導体基板上に、絶縁層を介して垂直共振器等の半導体素子を配置し、さらに、この絶縁層に形成された窓を通して半導体量板上に集積化された半導体素子と絶縁層上に配置された垂直共振器等の間に配線を施している。

【りり24】絶縁層としてはポリイミドやS₁O₂等があるが、いずれも適切な工程により、半導体同士を貼り合わせる能力を有する。従って、これらの絶縁層を接着層として用いることにより、半導体素子の立体配置が容易となる。さらに、絶縁性であるためにこの接着層の上には容易に配線が可能になり、従って、集績回路上に配置された素子に必要な配線を施すことができる。例えば、一枚の基板上にレーザのための層構造と受光器のための層構造を積層し、これを絶縁性の接着層により半導体集積回路に貼り合わせると、図1のようにエッチングにより各層構造を必要に応じて露出させた後、必要な配線が容易にできる。

[0025]

【実能例】

<u>実施例</u>1 光入出力基板の成長面を集積回路基板側に向けて接着した場合

本発明を光スイッチアレイに適用した第1の具体例を図3および図4に示す。

【0026】図3は活性層にGaAs/A!GaAs多重量子弁戸を用いた場合の光入出力基板の断面図である。半絶縁性GaAs基板101上に、選択エッチング用A1As層102、n*-GaAsコンタクト層103.n-DBR(Distributed Braga Reflector)層104.活性層105、p-DBR層106およびi-Ga40As光吸収層107を、順次分子線エピタキシャル成長法により形成した。p型およびn型ドーパントにはそれぞれBeおよびS!を用いた。ここで、n-DBR層はn-A!As(71.5nm)/n-A!e.i.Gae.ssAs(62.9nm)を交互に25周期満層した構造からなり、p-DBR層はp-A!As(71.5nm)/p-A!e.i.Gae.ssAs(62.9nm)を交互に30周期満層した構造からなる。

① Eをシリコン集補回路基板200の半導体素子が集補 されている主面側に向けて接着剤300で接着する。と の場合、両方の墓板の接着面にそれぞれスピンコートに より接着剤としてポリイミドを塗布し気泡が入らないよ うにする。その後、両基板を貼り合わせ、荷盒をかけな がら高温で熱処理して硬化させる。貼り合わせの手順 は、まず150°C程度の温度で仮接着を行い、ことでG aAs基板101を1チップ程度の大きさに分割する。 その後3.5.0°Cで最終硬化させる。これは2.インチ以上 の大きな基板になった場合、シリコンとGaAsの熱膨 張係数の違いにより基板が反り割れるのを防ぐためであ る。この際、集積回路基板200上に電気接続および冷 - 却用の厚い金属膜200Aを作製した場合、金属膜20 ① A部分は、光入出力基板 1 0 0 との間に入ったポリイ ミド300が接着時に荷重をかけるととによって押し出 され、その結果、図4(b)に示すように、光入出力基 板100と直接接触するようになる。

【0028】その後、GaAs基板101を厚さ50μ 面程度まで研磨し、PA30溶液(H₂O₂:NH₂O 日=30:1)によりGaAs基板101のみを選択的 にエッチングし、AIAs層102でエッチングを止め る。次に、塩酸によりAIAs層102のみを選択的に エッチングし、図4(c)のように立た一GaAsコンタクト層103が表面に選出した状態にする。図4 (c1)はこの状態での成長層を示す拡大図である。 【0029】次に、図4(d)に示すように光入出力基 板を加工し、面発光レーザ100BとSMSフォトディ テクタ100Aを形成する。図4(d1)は面発光レー ゼ朝の拡大図でする。図4(d1)は面発光レー

テクタ100Aを形成する。図4 (d´) は面発光レーザ部の拡大図である。面発光レーザのp型電極110と 0ではAu2nNiを、n型電極111としてはAuGeNiを用い、フォトディテクタのショットキ電極11 2としてはTi/Pt/Auを用いたその後、図4 (e)に示すよろに、光入出力基板100の両基板間の

(e)に示すように、光人出力基板100の両基板間の 電気配線を行う部分にエッチングにより金属膜200A が露出するまでスルーホールを開ける。SMSフォトディテクタ部分も区画する。

【0030】そして、素子間配線用金属400を緩金によって形成し、また配線113を施して図4(f)に示す構造を得る。

【①①31】従来例のように、半田バンブを用いる場合は、電極は必ずレーザおよび受光器を積層した基板の表面に形成しなければならないので、どちらか一方の素子への電極の形成が困難になる。例えば、図3のような積層構造を用いると、p-DBR層106と活性層105とn-DBR層104よりなるレーザ構造への電極形成が困難である。しかし、本願発明の構造ではこのような問題は生じない。集補回路基板200上の厚い金属膜200Aは両基板間の電気接続の際の段差を減らす効果

特闕平9-223848

通して取り除く効果がある。

【0032】実際に1ピクセル内にMSM-PD. ME SFET3個 および面発光レーザを有する8×8=6 4 ピクセルの2 次元アレイを作製し、8 5 0 n m 液長帯 で、0、1mW、200MHzの入力光をMSD-PD に入力し1m型の出力光が面発光レーザから出射する動 作が全ピクセルで並列になされることが確認された。

7

【①①33】また、集績回路内の一つの処理単位(セ ル) どとに面発光レーザ。授光素子は一つに限られたも のではなく、複数の入出力素子があってもよい。

【①①34】本実施例では、素子間配線用金属の形成に 鍍金を用いたが、これに限るものでなく、例えばタング ステン等を用いて選択成長により段差を埋めてもよい。 また。両基板の貼り合わせにはポリイミドを用いている が、これに限られるものではなく、エポキシ系などの各 種接着剤を用いてもよく、SiO」などの誘電体同士の 接着なども可能である。

【①035】なお、光入出力基板を、半絶縁性GaAs |基板101上に、選択エッチング用A1AS層、p^-GaAsコンタクト層、p-DBR層、1-GaAs/ 20 AlGaAs活性層、n-DBR層および!-GaAs 光吸収層の順に積層し、面発光レーザのDBR層のp、 nの硬性を入れ換えてもよい。この場合は、p-DBR 層は25周期積層し、n-DBR層は30周期積層した 横造とする。とれば、集積回路基板側のDBRミラーの 反射率を出射側のDBRミラーの反射率よりも高く設定 することによって、高い効率で出射側に出力光が得られ るようにするためである。このことは以下の実施例でも 伺様である。

【0036】実施例2 光入出力基板の成長面を集積回 路墓板側と反対にして接着した場合

(その1) 基板接着後に光入出力基板をプロセスする 場合

本発明を光スイッチアレイに適用した第2の具体例を図 5から図7に示す。

【0037】図5は活性層にGaAs/A!GaAs多 重量子弁戸を用いた場合の光入出力基板の断面図であ る。半絶縁性GaAs基板101上に、選択エッチング 用AlAs層102、、i-GaAs光吸収層107、 p-DBR層106、1-GaAs/AlGaAs活性。 **厘105、n-DBR厘104、およびn*-GaAs** コンタクト層103を、順次分子線エピタキシャル成長 法により形成した。先の実施例1とは受光素子構成層と 発光素子構成層の酒層順序が逆になっている。ととで、 実施例1と同様に、n-DBR層は30周期綺層した標 進からなり、p-DBR層は25周期積層した構造から なる。

【0038】図6に光スイッチの作成法を示す。まず、

り貼り付ける。

【0039】次いで、図6(b)に示すように、GaA S墓板101を厚さ50μm程度まで研磨した後。クエ ン酸溶液によりGaAs墓皴のみをエッチングし、A! As層102でエッチングを止める。次に、塩酸により AlAs層102のみを選択的にエッチングする。

8

【0040】次に、図6(c)の様に、ポリイミド30 りにより集論回路基板200との貼り合わせを行う。ま ず、100℃程度でベーキングを行ってポリイミドを硬 10 化させる。

【0041】このとき、石英板400と光入出力墓板1 (1)の間にあったワックスは熱によって溶けるので、図 6 (d) に示すように、集積回路基板200と光入出力 基版の成長層100Eを一緒に石英板から取り外す。そ の後、300℃程度の高温でポリイミドを最終観化させ る。この状態は実施例1の図4(c)と同じ状態であ り、以後は実施例1と同様にして素子が作製できる。

【0042】この場合、遷択エッチングで1-GaAs 光吸収層を露出する必要はなく、半絶縁性GaAs基板 101が残ったままで集積回路基板200に貼り付けて もよい。この例を図りに示す。

【()()43】(その2) 光入出力基板をプロセス後に 接着する場合

本発明を適用した光スイッチアレイの第3の具体例を図 8に示す。光入出力基板は図5に示した第2の具体例と 同様である。

【0044】図8に光スイッチの作製法を示す。まず、 面発光レーサ100B、MSMフォトダイオード100 Aを半絶縁性GaAs基板101を処理することなしに プロセスした後、図8(a)に示すように、平坦な石英 板400とプロセスした面を向い合わせてワックス50 ①により貼り合わせる。図8 (a') は光入出力基板の 拡大図である。

【0045】次に、図8(b)に示すように、GaAs 基板を厚さ50μm程度まで研磨し、次いでPA30溶 液によりGaAs基板のみをエッチングし、AlAs層 でエッチングを止め、さらに、塩酸によりA!AS層の みを選択的にエッチングする。

【0046】次に、図8(c)に示すように、両方の基 - 板にポリイミド300を塗布した後、赤外線カメラ(C CDカメラ〉を用いて集積回路基板200と光入出力基 板100の回路パターンをモニタしながら、微動台60 りを用いて両墓板の位置合わせを行い、貼り合わせる。 【0047】次に、(その1)の場合と同様に、100 で程度でポリイミドを硬化させ、同時に石英板から両基 板を取り外した後、300℃まで昇温することによりボ リイミド300を最終的に顕化させ、図8(a)に示し た構造を得る。との状態は、図4(c)と同様の状態で

特開平9-223848

ッチングで!- GaAs光吸収層を露出する必要はな く、半絶縁性GaAs基板101が残ったままで集論回 路墓板200に貼り付けてもよい。

【①①49】実施例3 光入出力基板にも電気回路を形 成した場合

これまでの実施例では光入出力基板 100 には面発光レ ーザとフォトディテクタが構成されていたが、光入出力 基板100にFETなどの電気回路を構成するととも可 能である。ことでは、第1の具体例と同様の方法で光ス イッチを構成する例を述べる。FETは下記の説明のよ 10 うにエピタキシャル成長によって構成することも、また イオン注入によって構成することも可能である。

【0050】図9は活性層にGaAs/A!GaAs多 重量子弁戸を用いた場合の光入出力基板の断面図であ る。

【0051】半絶縁性GaAs基板101上に、選択エ ッチング用AIAs層102、pt - GaAsコンタク ト層120、p-DBR層106、i-GaAs/A! GaAs活館層105、n-DBR層104、遷訳エッ チング層としてnー!nGaP層121(10nm)、 FET用コンタグト層としてn* -GaAs層122 (i) 4 μm) FETチャネル層としてn - GaA sチャネル層123 (0. 2μm) および!-GaAs 光殿収層107(2μm)を、順次分子線エピタキシャ ル成長法により形成した。p型およびn型ドーパントに はそれぞれBeおよびSiを用いた。ここで、p-DB R層はp-AlAs (71.5nm)/p-Ale.sG a...As(62.9nm)を交互に25周期積層した 機造からなり、n-DBR層はn-AIAs(?1.5 nm) /n-Al_{0.15}Ga_{0.85}As (62.9nm) &交互に30周期積層した構造からなる。

【0052】とれを図10に示すように加工して光スイ ッチを作製する。

【0053】まず、図10(a)に示すように、第1の 実施例と同様にして、集積回路基板200上にポリイミ ド300を用いて光入出力量板100を接着し、その。 後、研磨とエッチングによりエピタキシャル成長層10 ①目だけを残す。図10(a))は成長層の拡大断面図 である。

レーザ部100Bのメサエッチングを行う。図10

(b′)は面発光レーザ部の拡大断面図である。このと き、選択エッチングによってメザ深さは!nGaP層1 21までに達する。

【0055】FETのプロセスは、図10(c)に示す よろに、inGaP層121をエッチングした後、FE T100Fのメサエッチングを1-GaAs光吸収層1 07まで行う。次に、n* - GaAsコンタクト層12

その後、ゲート電極125を作成する。このとき、同時 にMSMフォトディテクタ100Aの電極も形成する。 【() () 5.6 】最後に図 1 () (d) に示すように、集績回 | 路墓板200との電気配線400を施す。

10

【0057】このように、光入出力墓板にも電気回路を 機成した場合は、SIに比べて大きなゲインを持つFE **丁が作成でき、集論回路の方では小さな弯圧振幅のみで** 面発光レーザを駆動できることになり、集績回路墓板の 負担を軽減でき、より高速な応答が可能となる。

【0058】これまでの具体例では受光素子としてMS Mフォトダイオードを用いた例を説明したが、これ以外 にも受光部としてはロ!ロフォトダイオート、フォトコ ンダクタ等を用いても半発明の素子を構成できる。

【()()59】実施例4

pinフォトダイオードを用いて作成した例を図llに 示す。p : カフォトダイオード 1 0 0 Gは、図示される よろに、n-GaAs層131、!-GaAs光吸収層 107、p-GaAs層130から構成され、絶縁膜1 32を介してポリイミド300によって集積回路墓板2 | 20 | () () に接着され、かつ配線 4 () () によって電気的に接続 される。面発光レーザ100Bの模成はすでに説明した とおりである。この場合、MSMフォトダイオードの場 台と異なり、導電層を受光部にも含むため、各受光部を 分離する必要があることと、集補回路基板200と光入 出力基板100とを接着する際に光入出力基板100の 接着する面に絶縁膜132を蒸着していることが、これ までの具体例と異なっている。

【0060】これまで説明した具体例では、GaAs/ AIGaAsで光スイッチを構成したが、これに限るも 30 のではなく、InGaAs/inP. InAlAs/! nGaAs、GaAs/InGaAs等の他の材料系も 用いることができる。集積回路基板もシリコンのほか に、GaAs、InP等使用できることは言うまでもな Ļs,

【0061】また、以上の実施例では、光スイッチアレ **イについてのみ記載したが、光スイッチアレイ以外の他** の3次元集積回路の構成にも本発明が有効であることは 明らかである。なお、本発明は、ポリイミド等の絶縁膜 上に集鞴化される素子がそれぞれ異なる層構造を有しな 【10054】次に、図10(b)に示すように、面発光 46 い場合にも、善素子を分離できるので、素子間の電気的 分離 (アイソレーション) が容易になるという利点があ る。

[0062]

【発明の効果】以上説明したように、本発明による光ス イッチアレイは、集補回路墓板の持つ高速、高機能性 と、光入出力量板の待つ高並列、高速性を合わせ持つと いう特長を待っている。とれらの素子を多段に光により 接続することにより、将来の光情報処理素子、LSIの

特開平9-223848

12

11

【10063】また、本発明によると、異なる層構造を有 する半導体素子からなる3次元半導体集補回路の形成が 可能になる。さらに、素子間のアイソレーションに優れ た3次元半導体集績回路の提供も可能になる。

【図面の簡単な説明】

- 【図1】本発明による素子の断面構造を示す図である。
- 【図2】本発明の素子の特性を示す図である。
- 【図3】光入出力基板の一側の断面図である。
- 【図4】第1の実施例の光スイッチの作製法を示す図で ある。
- 【図5】光入出力基板の他の例の断面図である。
- 【図6】第2の実施例の光スイッチの作製法を示す図で ある。
- 【図7】選択エッチングを用いない場合の実施例の断面 図である。
- 【図8】本発明素子の他の具体例の作製法を示す図であ る。
- 【図9】電気回路を形成する光入出力基板の断面図であ る。
- 【図10】光入出力基板にも電気回路を形成した実施例 20 130 p-GaAs層 の作製法を示す図である。
- 【図11】受光素子としてpinフォトダイオードを用*

*いた具体例の断面図である。


- 【図12】従来例の断面図である。
- 【図13】従来例の特性図である。

【符号の説明】


- 101 半絶縁性GaAs墓板
- 102 選択エッチング用A!As層
- 103 m゚ーGaAsコンタクト層
- 104 n-DBR層
- 106 活性層
- 16 106 p-DBR層
 - 107 !-GaAs光吸収層
 - 110 p型電極
 - 111 n型電板
 - 112 ショットキ電極
 - 113 配線用金属
 - 120 p! -GaAsコンタクト層
 - 121 選択エッチングInGaP層
 - 122 n'-GaAsコンタクト層
 - 123 n GaAsチャネル層

 - 131 n-GaAs層
 - 132 絶縁膜


[図1]




[図6]




【図2】




[図?]















(10)

特關平9-223848

[211]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:			
□ BLACK BORDERS			
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES			
FADED TEXT OR DRAWING			
BLURRED OR ILLEGIBLE TEXT OR DRAWING			
SKEWED/SLANTED IMAGES			
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS			
GRAY SCALE DOCUMENTS			
☐ LINES OR MARKS ON ORIGINAL DOCUMENT			
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY			
OTHER:			

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.